DSPs原理及应用教程

《DSPs原理及应用教程(第二版)》    是2011年清华大学出版社出版的图书。从技术资料的选用上，注重技术知识点的衔接;注重电路的基来自本结构和分析方法。既以先进DSPs结构为切入点，深入浅出;又以此为契机讲述其它系列DSPs，内容实用丰富、数据准确、电路结构切实可行。分为4部分讲述DSPs系统的基本原理。

• 书名 DSPs原理及应用教程(第二版)
• 作者 薛雷
• ISBN 9787302261124
• 页数 270
• 定价 30元

简介

　　本书从技术资料的选用上，注重技术知识点的衔接;注重电路的基本结构和分析方法。既以先进DSPs结构为切入点，深入浅出;又以此为契机讲述其它系列DSPs，内容实用丰富、数据准确、电路结构切实可行。

　　《21世纪高等学校电子信息工程规划教材:DSPs原理及应用教程(第2版)》从技术资料的选用上，注重技术知识点的衔接;注重电路的基本结构和分析方法。既以先进DSPs结构为切入点，深入浅出;又以此为契机讲述其它系列DS来自Ps，内容实用丰富、数据准确、电路结构切实可行。

　　《21世纪高等学校电子信还剧烟县国升约种突龙息工程规划教材:DSPs原理及应用教程(第2版)》分为4部分讲述DSPs系统的基本原理。(1)认真分析了TMS320C6201/6701的内核、外部扩展总线、存储、中断、DMA和片内外设等结构;(2)结合常用的芯片讲述了DSPs外部扩展技术，并且给出了DSPs总线时序的计算方法和实例;(3)因为DSPs具有嵌入式CPU的特点，所以从工程的角度介绍了DSPs软件设计的规范，并通过实例讲述了软件仿真和实时硬件调试技术。(4)《21世纪高等学校电子信息工程规划讨还走混亚占教材:DSPs原理及应用教程(第2版)》还以英文附录的形式编写360百科了TMS320F2812和ADSP-BF506F的相关内容，利用相近知识扬间协研输基点比较学习、渐进很庆河罪乡节基雷却握八提高的方法以期读者能够通过费通放元《21世纪高等学校电子信息工程规划教材:DSPs原理及应用教程(第2版)》对当代DSPs有较全面的掌握。

目录

　　第1章实时数字信号处理与传求减希DSPs芯片

　　1.1实时数字信号处理

　　1.1.1实时数字信号处理对DSPs的要求

　　1.1.2DSPs处理器与模拟信号处理电路的比较

　　1.1.3DSPs处理器与品印宽通用处理器的比较

　　1.1.4DSPs的性能指标

　度述和案雨沉鲜环织环上　1.2DSPs的发展历史

　　1.2.1初期的DSP结构和第一代DSPs产品

　　1.2.2增强的第二代DSPs

　范事明福唱转　1.2.3第三代DSPs的创新设计

　　1.2.4当今DSP技术的新特点和应用领域

　　1.3TI公司的DSPs及开发环境、工具

　　1.3.心根示帮1TI的CCS开发工季斗奏升训妈方让具

　　1.3.2MATL呀显片此系AB DSP模块对TI DSPs 的支持

　　军1.3.3LabView DSP 模块对TI DSPs 的支持

　　思考题1

　　第政与占纸而省作确考2章中央处理单元的基本结构

　　2.1TMS320C62x和TMS320C67x系列中央处理单元的基本结构

　　2.2数据通路

　　2.2.1通用寄存器组

　　2.2.2功能单元

　　2.2.3存储器读取/存储数据通路

　　2.2.4数据寻址通路

　　2.2.5寄存器组集命挥段轮注载年回交叉通路

　　2.3控制寄存器组

　　2.3.1AMR、CSR

　　2.3.2IFR、ISR、ICR、IER、ISTP、IRP

　　2机掉.3.3PCE1

　　思考题2

　　第3章程序和数据存储器结构

　　3.1程序和数据存储器的基本结构

　　3.2程序存储器控制器

　　3.3片内程序存储器

　　3.3.1映射模式

　　3.3.2cache使能模式

　　3.3.3cache冻结模式

　　3吃试益是点散推命制.3.4cache旁路初画画被纸木克满模式

　　3.4数据存储器控制器

　　3.5片内数据存储器

　　3.6片外程序和数据存储器

　　思考题3

　　第4章片外存储器接口(EMIF)

　　4.1EMIF的功能和接口信号

　　4.2EMIF的寄存器

　　4.2.1GBLCTL

　　4.2.2CECTLn

　　4.2.3SDCTL、SDTIM

　　思考题4

　　第5章EMIF与SDRAM的接口和地址分配

　　5.1TMS320C6201/6701 EMIF与SDRAM 接口的设计原理

　　5.1.1SDRAM的特点和TMS320C6201/6701支持的类型

　　5.1.2EMIF与SDRAM接口信号和说明

　　5.2SDRAM(MT48LC4M16A2)的工作原理、主要参数和时序

　　5.2.1SDRAM器件MT48LC4M16A2简介

　　5.2.2MT48LC4M16A2的读操作

　　5.2.3MT48LC4M16A2的写操作

　　5.2.4MT48LC4M16A2的刷新操作

　　5.2.5MT48LC4M16A2的初始化

　　5.3EMIF与MT48LC4M16A2的实际接口电路和地址配置

　　5.4EMIF与MT48LC4M16A2接口时序的计算

　　5.4.1TMS320C6201/6701对SDRAM输出数据的时序计算

　　5.4.2TMS320C6201/6701由SDRAM输入数据的时序计算

　　5.5EMIF与MT48LC4M16A2对MT48LC4M16A2接口的寄存器配置

　　5.5.1GBLCTL的设置

　　5.5.2CECTLn的设置

　　5.5.3SDCTL的设置

　　5.5.4SDTIM的设置

　　5.6EMIF对MT48LC4M16A2接口的初始化程序

　　5.7MT48LC4M16A2的工作电源、复位、功耗和体积

　　思考题5

　　第6章EMIF与SBSRAM的接口和地址分配

　　6.1TMS320C6201/6701 EMIF与SBSRAM 接口的设计原理

　　6.1.1EMIF与SBSRAM的接口特点

　　6.1.2EMIF与SBSRAM接口信号

　　6.2SBSRAM(MT58L256L32P)的工作原理、主要参数和时序

　　6.2.1SBSRAM器件MT58L256L32P简介

　　6.2.2MT58L256L32P的操作模式

　　6.3TMS320C6201/6701与MT58L256L32P的实际接口电路和地址配置

　　6.4EMIF与MT58L256L32P接口时序和计算

　　6.4.1TMS320C6201/6701对SBSRAM输出数据的时序计算

　　6.4.2TMS320C6201/6701对SBSRAM输入数据的时序计算

　　6.5EMIF、MT48LC4M16A2与MT58L256L32P接口的寄存器配置

　　6.5.1GBLCTL的设置

　　6.5.2CECTL0的设置

　　6.6EMIF与MT58L256L32P接口的初始化程序

　　6.7MT58L256L32P的工作电源、复位、功耗和封装

　　思考题6

　　第7章EMIF与异步存储器的接口和地址分配

　　7.1TMS320C6201/6701 EMIF与异步存储器接口的设计原理

　　7.1.1TMS320C6201/6701 EMIF与异步存储器接口信号

　　7.1.2TMS320C6201/6701 EMIF支持的异步存储器模式

　　7.2异步存储器(AM29LV160DB)的工作原理、主要参数和时序

　　7.2.1AM29LV160DB简介

　　7.2.2AM29LV160DB的工作模式和通用命令

　　7.3EMIF与AM29LV160DB的接口逻辑和地址分配

　　7.4EMIF与AM29LV160DB的接口时序和计算

　　7.4.1DSPs和AM29LV160DB相关时间参数

　　7.4.2读周期时间参数的计算

　　7.4.3写周期时间参数的计算

　　7.5EMIF与AM29LV160DB接口的寄存器配置

　　7.5.1GBLCTL的设置

　　7.5.2CECTL1的设置

　　7.6EMIF与AM29LV160DB接口的初始化程序相关程序

　　7.7AM29LV160DB的操作电源、复位、功耗和封装

　　思考题7

　　第8章EMIF与FIFO的接口和地址分配

　　8.1TMS320C6201/6701 EMIF与FIFO接口的设计原理

　　8.2FIFO(CY7C4245-10ASC)的工作原理、主要参数和时序

　　8.2.1CY7C4245-10ASC简介

　　8.2.2CY7C4245-10ASC的读/写操作

　　8.2.3CY7C4245-10ASC的标志操作

　　8.3EMIF与FIFO(CY7C4245-10ASC)的接口逻辑和地址分配

　　8.4TMS320C6201/6701与CY7C4245-10ASC接口的寄存器配置

　　8.5FIFO的操作电源、功耗和封装

　　思考题8

　　第9章直接存储器访问(DMA)

　　9.1DMA控制器的基本结构和功能特点

　　9.2DMA配置寄存器

　　9.3DMA的数据传输过程

　　9.3.1DMA自动初始化

　　9.3.2DMA运行模式控制

　　9.3.3DMA通道重载寄存器

　　9.4DMA的操作方式

　　9.4.1同步触发DMA传输

　　9.4.2通道分裂操作

　　9.4.3资源仲裁与优先级配置

　　思考题9

　　第10章中断控制器(Interrupt Controllor)

　　10.1TMS320C6201/6701中断类型和优先权

　　10.2中断控制寄存器组

　　10.2.1CSR 中的中断控制位

　　10.2.2IER、IFR、ISR、ICR、ISTP、IRP、NRP

　　10.2.3中断服务表(IST)

　　10.3中断的响应和返回过程

　　10.3.1复位(RESET)

　　10.3.2非屏蔽中断(NMI)与可屏蔽中断(INT4~INT15)

　　10.4中断嵌套

　　10.5陷阱

　　思考题10

　　第11章流水线

　　11.1TMS320C6201/6701流水线的基本结构

　　11.2流水线运行注意事项

　　思考题11

　　第12章DSPs 主机端口(HPI)的原理及应用

　　12.1HPI的结构

　　12.2HPI的信号

　　12.2.1数据总线HD[15:0]

　　12.2.2访问控制选择信号HCNTL[1:0]

　　12.2.3半字识别选择信号

　　12.2.4地址选通输入信号

　　12.2.5选通信号

　　12.2.6字节使能位HBE[1:0]

　　12.2.7读/写选择信号HR/W

　　12.2.8准备信号HRDY

　　12.2.9主机中断信号HINT

　　12.3HPI寄存器

　　12.3.1HPI数据(HPID)寄存器

　　12.3.2HPI地址(HPIA)寄存器

　　12.3.3HPI控制(HPIC)寄存器

　　12.4HPI的存取操作

　　12.5HPI的自举(boot)加载操作

　　12.6HPI应用实例

　　12.6.1双DSPs的连接

　　12.6.2主从DSPs的启动

　　思考题12

　　第13章片内外部设备

　　13.1多通道缓冲串口(McBSPs)

　　13.1.1TMS320C6201/6701多通道缓冲串口的技术特性

　　13.1.2多通道缓冲串口的接口信号

　　13.1.3多通道缓冲串口的寄存器

　　13.1.4数据的发送与接收

　　13.2通用定时器(Timers)

　　13.2.1TMS320C6201/6701通用定时器基本技术特性

　　13.2.2通用定时器的运行

　　第14章DSPs芯片模式、时钟、电源及相关技术

　　14.1端格式、芯片模式

　　14.1.1端格式配置

　　14.1.2芯片模式配置概述

　　14.2电源系统设计

　　14.2.1加电次序设计

　　14.2.2供电系统设计

　　14.2.3Power-Down模式

　　14.3时钟电路

　　14.4Reset

　　14.4.1RESET电路

　　14.4.2系统复位时间的确定

　　14.5BGA封装与焊接

　　14.6TMS320C6201/6701电源去耦合电容和地线

　　14.7TMS320C6201/6701 的散热

　　14.8DSPs的JTAG 调试接口

　　思考题14

　　第15章前端信号处理技术及ADC

　　15.1信号前端处理中的截止频率、采样频率、采样分辨率的关系

　　15.2模拟信号和ADC的极性

　　15.2.1单极性模式的ADC输入端

　　15.2.2差分模式的ADC输入端

　　15.2.3准差分模式的ADC输入

　　思考题15

　　第16章指令、算法标准和DSP BIOS的工程性

　　16.1TMS320C62x和TMS320C67x指令概述

　　16.1.1指令的格式与并、串行操作规则

　　16.1.2寻址方式

　　16.2TI DSP算法标准(XDAIS)

　　16.2.1XDIAS的工程概念

　　16.2.2Ti通用算法标准的特征和4层编程规范

　　16.2.3XDAIS的主要规则和建议

　　16.2.4DSPs的软件工程模块

　　16.3TI DSP上的实时操作系统内核DSP/BIOS

　　16.3.1DSP/BIOS的版本及提供形式

　　16.3.2DSP/BIOS的5个功能模块

　　16.3.3DSP/BIOS的4类程序线程和优先级

　　16.3.4线程类型的选择方法

　　16.3.5任务线程的工作状态转换及调度说明

　　16.3.6DSP/BIOS的3种协调机制

　　思考题16

　　第17章利用CCS开发DSP程序

　　17.1开发程序前的准备

　　17.1.1安装TMS320 C6201/6701的硬件仿真设备

　　17.1.2新建一个工程文件

　　17.1.3向工程中添加各类文件

　　17.2用CCS的基本工具开发DSP程序

　　17.2.1使用基本调试工具

　　17.2.2修改编译选项及更改语法错误

　　17.2.3使用断点和观察窗口

　　17.2.4使用文件输入/输出探针

　　17.2.5使用图形工具显示图形

　　第18章利用TMS320C6201/6701核心系统的定浮点运算程序的设计

　　与分析

　　18.1DSP的定、浮点表示方式

　　18.1.1定点表示方式

　　18.1.2IEEE标准的浮点数表示方式

　　18.2定点小数乘法程序的设计与分析

　　18.2.1定点小数乘法程序的设计

　　18.2.2程序的运行分析(存储器、寄存器、单步运行方式)

　　18.364位整数加减法程序的设计与分析

　　18.3.164位整数加减法程序的设计

　　18.3.2程序的运行分析

　　18.4浮点运算程序的设计与分析

　　18.4.1浮点乘除法运算程序的设计

　　18.4.2程序的运行分析

　　18.4浮点运算程序的设计与分析

　　18.4.1浮点乘除法运算程序的设计

　　18.4.2程序的运行分析

　　第19章利用TMS320C6201/6701核心系统的FFT运算程序的设计

　　与分析

　　19.1FFT运算的原理

　　19.2FFT运算程序的设计

　　19.2.1主程序

　　19.2.2倒序子程序

　　19.2.3FFT算法程序

　　19.3程序的运行分析

　　19.3.1设置断点

　　19.3.2添加Watch Window观察变量

　　19.3.3单步运行程序

　　19.3.4添加View Graph比较输入输出波形

　　第20章IIR和FIR数字滤波器程序的设计与仿真

　　20.1数字滤波器的表示方法

　　20.2IIR数字滤波器DSP程序的设计

　　20.3用CCS对IIR数字滤波器程序进行仿真

　　20.4FIR数字滤波器程序的设计

　　20.5用CCS对FIR数字滤波器程序进行仿真

　　第21章基于DSP/BIOS测试FIR数字滤波器程序

　　21.1DSP/BIOS功能及其组件

　　21.1.1DSP/BIOS实时库和API

　　21.1.2DSP/BIOS的配置工具

　　21.1.3DSP/BIOS插件--实时分析工具

　　21.2DSP/BIOS测试模块--LOG

　　21.3DSP/BIOS测试模块--STS

　　21.4用DSP/BIOS模块测试FIR数字滤波器程序

　　21.4.1创建关于FIR数字滤波器程序的DSP/BIOS工程文件

　　21.4.2FIR数字滤波器程序添加DSP/BIOS模块函数

　　21.4.3FIR数字滤波器程序添加DSP/BIOS模块对象

　　21.4.4用统计观察窗观察FIR数字滤波器程序的统计数据

　　21.4.5用Message Log显示FIR数字滤波器程序的统计信息

　　附录ATMS320F2812和ADSP-BF506F的CPU结构

　　A.1The CPUs structure of TMS320F2812

　　A.1.1Brief Descriptions

　　A.1.2F2812 CPU Structure

　　A.1.3Registers

　　A.1.4External Memory Interface (XINTF)

　　A.1.5FlashROM, SARAMs, and Boot ROM in Chip

　　A.1.6Peripheral and External Interrupt Expansion (PIE)

　　A.1.7PLL Clocking and Low-Power

　　A.1.8General-Purpose Input/Output (GPIO) Multiplexer and

　　peripherals in chip

　　A.2The CPUs structure of ADSP-BF506F

　　A.2.1Grief Description

　　A.2.2the Core of Blackfin in the BF506F

　　A.2.3the core clock (CCLK) and system peripheral clock (SCLK)

　　A.2.4BOOT mode

　　附录BTMS320F2812和ADSP-BF506的存储器结构

　　B.1TMS320F2812 memory structure and mode

　　B.1.1F2812 Memory Map

　　B.1.2XMP/MC# pin and MODE

　　B.2ADSP-BF506F MEMORY ARCHITECTURE

　　B.2.1BF506F Memory map

　　B.2.2Internal (Core-Accessible) Memory

　　B.2.3External (Interface-Accessible) Memory

　　B.2.4I/O Memory Space

　　附录CTMS320F2812和ADSP-BF506F的中断结构

　　C.1TMS320F2812 Interrupts

　　C.1.1Interrupt sources

　　C.1.2Flow of a Interrupt Request From a Peripheral to the CPU

　　C.1.3Registers for interrupts

　　C.1.4The Interrupt Vector

　　C.2ADSP-BF506F s Event or Interrupt Control Mechanism

　　C.2.1Two-level Interrupt Processing

　　C.2.2Events and Sequencing

　　C.2.3System Peripheral Interrupts

　　C.2.4System Interrupt Processing

　　C.2.5System Interrupt Controlle